1.本技术涉及图像传感器技术领域，尤其涉及一种自对准隔离结构的形成方法及图像传感器。

　　2.在图像传感器领域，相邻像素单元之间的电学和光学隔离需要通过深沟槽隔离工艺来实现。该工艺又分为前置深沟槽工艺(f-dti)和后置深沟槽工艺(b-dti)。

　　3.由于具有可以通过高温工艺改善刻蚀侧壁等优势，前置深沟槽工艺逐渐成为高性能图像传感器的首选方案。

　　4.dti刻蚀往往需要一定厚度的硬掩膜层，尤其当dti刻蚀深度超过8um时，硬掩膜层的厚度决定了dti光刻只能采用1um以上的厚光刻胶。这对于dti图案的解析度以及套刻精确度都是一个挑战。

　　5.因此，有必要提供更可靠、更有效的技术方案，来提高前置深沟槽工艺的解析度以及对准精度。

　　6.本技术提供一种自对准隔离结构的形成方法及图像传感器，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。

　　7.本技术的一个方面提供一种自对准隔离结构的形成方法，用于隔离图像传感器的不同像素区域，包括：提供半导体衬底，在所述半导体衬底中形成若干第一隔离结构，其中，相邻的两个第一隔离结构定义所述自对准隔离结构的位置；刻蚀所述相邻的两个第一隔离结构之间的半导体衬底至特定深度，形成第二沟槽；在所述第二沟槽中形成所述自对准隔离结构，所述自对准隔离结构的深度大于所述第一隔离结构的深度。

　　8.在本技术的一些实施例中，所述第一隔离结构与半导体衬底有源区中的浅沟槽隔离结构同步形成。

　　9.在本技术的一些实施例中，所述自对准隔离结构为深沟槽隔离结构，所述自对准隔离结构与所述第一隔离结构的深度比为(2-30)∶1。

　　10.在本技术的一些实施例中，所述第一隔离结构的深度为90纳米至400纳米，所述自对准隔离结构的深度为1微米至30微米。

　　11.在本技术的一些实施例中，所述自对准隔离结构的形成方法还包括：形成若干第一隔离结构之后，形成第二沟槽之前，在所述半导体衬底中进行离子注入以形成阱区。

　　12.在本技术的一些实施例中，所述形成第二沟槽的方法包括：在所述半导体衬底表面形成第二光阻层，所述第二光阻层包括第一开口，所述第一开口暴露所述相邻的两个第一隔离结构之间的半导体衬底以及部分所述相邻的两个第一隔离结构；沿所述第一开口刻蚀所述半导体衬底以及所述第一隔离结构以形成第二沟槽；去除所述第二光阻层。

　　13.在本技术的一些实施例中，所述第一开口暴露的部分所述第一隔离结构的面积占

　　14.在本技术的一些实施例中，所述自对准隔离结构的宽度为0.2微米至1微米。

　　15.本技术的另一个方面提供一种图像传感器，包括：半导体衬底；若干第一隔离结构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如上述所述的自对准隔离结构的位置；如上述所述的自对准隔离结构，位于所述相邻的两个第一隔离结构之间的半导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。

　　16.在本技术的一些实施例中，所述第一隔离结构为浅沟槽隔离结构，所述自对准隔离结构为深沟槽隔离结构，所述自对准隔离结构与所述第一隔离结构的深度比为(2-30)∶1。

　　17.在本技术的一些实施例中，所述第一隔离结构的深度为90纳米至400纳米，所述自对准隔离结构的深度为1微米至30微米。

　　18.在本技术的一些实施例中，所述图像传感器还包括阱区，位于相邻的所述自对准隔离结构之间的半导体衬底中。

　　19.在本技术的一些实施例中，所述自对准隔离结构的宽度为0.2微米至1微米。

　　20.本技术所述的自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。

　　21.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：

　　23.图6至图13为本技术实施例所述的自对准隔离结构的形成方法中各步骤的结构示意图。

　　24.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。

　　28.参考图2，在所述半导体衬底100表面形成图案化的硬掩膜层110，所述图案化的硬掩膜层110定义深沟槽隔离结构的位置。形成所述图案化的硬掩膜层110的方法例如为：在所述半导体衬底100表面形成硬掩膜层；在所述硬掩膜层表面形成图案化的光阻层；与所述

　　29.参考图3，以所述图案化的硬掩膜层110为掩膜刻蚀所述半导体衬底100形成深沟槽120。参考图4，图4为所述半导体衬底100的平面图，所述深沟槽120在所述半导体衬底100中呈阵列式分布。

　　30.参考图5，去除所述图案化的硬掩膜层110，在所述深沟槽120中填充隔离材料形成深沟槽隔离结构130。

　　31.参考图4，出于简洁的目的，图4中示出的深沟槽120为规则的矩形图形，然而在实际工艺中，由于dti刻蚀工艺属于分布式刻蚀，所以刻蚀深度会随图案尺寸的增大而增大，因此图4中的深沟槽120交叉的位置的刻蚀深度会明显增大，影响图像传感器的性能。目前只能采用opc(光学临近效应)来做一些修正，但厚光阻层的opc修正极具挑战性。由于深沟槽120的深度较深，因此需要的图案化的硬掩膜层的厚度较厚，进而刻蚀硬掩膜层的光阻层的厚度也较厚，这对opc修正的要求很高。此外，形成图案化的硬掩膜层时，对套刻精度(overlay)的要求也十分高，只能不断地对光刻机台提出更高的要求。

　　32.针对上述问题，本技术提供一种自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。

　　33.本技术的实施例提供一种自对准隔离结构的形成方法，用于隔离图像传感器的不同像素区域，包括：提供半导体衬底，在所述半导体衬底中形成若干第一隔离结构，其中，相邻的两个第一隔离结构定义所述自对准隔离结构的位置；刻蚀所述相邻的两个第一隔离结构之间的半导体衬底至特定深度，形成第二沟槽；在所述第二沟槽中形成所述自对准隔离结构，所述自对准隔离结构的深度大于所述第一隔离结构的深度。

　　34.图6至图13为本技术实施例所述的自对准隔离结构的形成方法中各步骤的结构示意图。下面结合附图对本技术实施例所述的自对准隔离结构的形成方法及图像传感器进行详细说明。

　　35.参考图6所示，提供半导体衬底200，在所述半导体衬底200中形成若干第一隔离结构210，其中，相邻的两个第一隔离结构210定义所述自对准隔离结构的位置。

　　36.在本技术的一些实施例中，所述第一隔离结构210与半导体衬底200有源区中的浅沟槽隔离结构同步形成。形成所述第一隔离结构210的步骤可以和常规的浅沟槽隔离结构的形成步骤同步，本技术实施例所述的自对准隔离结构的形成方法可以和常规的图像传感器深沟槽隔离工艺兼容，不会引进新的步骤，不会使工艺变得复杂。

　　37.在本技术的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，p型衬底或n型衬底)。在本技术的一些实施例中，所述半导体衬底200可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。

　　38.在本技术的一些实施例中，根据需要，所述的半导体衬底200被划分设置为不同的像素区域，例如，红色像素区域、绿色像素区域、蓝色像素区域。所述自对准隔离结构就是用于隔离相邻的像素区域。

　　39.在本技术的一些实施例中，形成所述第一隔离结构210的方法可以包括：在所述半

　　导体衬底表面形成图案化的光刻胶，所述图案化的光刻胶定义所述第一隔离结构210的位置；以所述图案化的光刻胶为掩膜刻蚀所述半导体形成浅沟槽；在所述浅沟槽中形成所述第一隔离结构210。

　　40.在本技术的一些实施例中，形成所述第一隔离结构210时，可以采用opc(光学临近效应)来对所述图案化的光刻胶做一些修正，因为所述图案化的光刻胶厚度较低，opc修正难度也会较低。修正后使相邻所述第一隔离结构210之间的半导体衬底的交叉位置图形更好，即可以使后续在相邻所述第一隔离结构210之间的半导体衬底中形成的第二沟槽的图形更好，解决第二沟槽交叉的位置的刻蚀深度会明显增大的问题。

　　41.在本技术的一些实施例中，所述第一隔离结构210的材料为半导体工艺中常见的绝缘材料，例如氧化硅，氮化硅或氮氧化硅或它们的组合等。

　　42.在本技术的一些实施例中，所述第一隔离结构210的深度为90纳米至400纳米，例如为100纳米、150纳米、200纳米、250纳米、300纳米或350纳米等。

　　43.在本技术的一些实施例中，所述第一隔离结构210的宽度为0.1微米至0.2微米。所述宽度可以是所述第一隔离结构210顶面的宽度，或者所述第一隔离结构210的平均宽度。

　　44.需要说明的是，虽然图6中所示的第一隔离结构210为规则的矩形，但本领域技术人员应该理解，实际工艺中，由于刻蚀工艺的限制，所述第一隔离结构210可能不是规则图形，而是类倒梯形。同样的，后续工艺中形成的自对准隔离结构也是如此。

　　45.参考图7至图9，在本技术的一些实施例中，所述自对准隔离结构的形成方法还包括：形成若干第一隔离结构210之后，形成第二沟槽之前，在所述半导体衬底中进行离子注入以形成阱区220。

　　46.参考图7所示，在所述半导体衬底200表面形成第一光阻层221，所述第一光阻层221包括第二开口222，所述第二开口222暴露用于形成阱区的半导体衬底以及阱区两侧的两个第一隔离结构210。

　　47.参考图8所示，沿所述第二开口222对所述暴露的半导体衬底进行离子注入工艺形成阱区220。根据需要，所述阱区220可以是n型或p型。

　　48.在本技术的一些实施例中，可以对所述暴露出的半导体衬底进行多次不同浓度和不同深度的离子注入，形成按层次分布的重掺杂区、轻掺杂区等。

　　50.参考图10至图13，刻蚀所述相邻的两个第一隔离结构210之间的半导体衬底200至特定深度，形成第二沟槽230。所述特定深度可以根据实际需要的自对准隔离结构的深度来设置。

　　51.参考图10所示，在所述半导体衬底200表面形成第二光阻层231，所述第二光阻层231包括第一开口232，所述第一开口232暴露所述相邻的两个第一隔离结构210之间的半导体衬底200以及部分所述相邻的两个第一隔离结构210。由于所述第一隔离结构210也可以起到阻挡刻蚀的作用，因此对第二光阻层231的精确度要求不需要太高，即所述第一开口232不用恰好暴露用于形成第二沟槽的半导体衬底，而是还可以部分暴露第一隔离结构210，进而形成的第二沟槽的位置精准度也能更高。

　　52.在本技术的一些实施例中，所述第一开口232暴露的部分所述第一隔离结构210的面积占所述第一隔离结构210的面积的三分之一至三分之二，例如为二分之一。为了提高刻

　　蚀精度，所述第一开口232的边界可以尽量位于第一隔离结构210的中心左右。

　　53.参考图11所示，沿所述第一开口232刻蚀所述半导体衬底以及所述第一隔离结构以形成第二沟槽230。所述刻蚀包括湿法刻蚀或干法刻蚀等。

　　55.参考图13所示，在所述第二沟槽230中形成所述自对准隔离结构240，所述自对准隔离结构240的深度大于所述第一隔离结构210的深度。

　　56.在本技术的一些实施例中，形成所述自对准隔离结构240的方法可以包括化学气相沉积工艺或物理气相沉积工艺和化学机械研磨工艺等。

　　57.在本技术的一些实施例中，所述自对准隔离结构240的材料为半导体工艺中常见的绝缘材料，例如氧化硅，氮化硅或氮氧化硅或它们的组合等。

　　58.在本技术的一些实施例中，所述自对准隔离结构240为深沟槽隔离结构，所述自对准隔离结构240与所述第一隔离结构210的深度比为(2-30)∶1。为了更好地隔离相邻的像素区域，所述自对准隔离结构240的深度需要足够深。

　　59.在本技术的一些实施例中，所述第一隔离结构210的深度为90纳米至400纳米，所述自对准隔离结构240的深度为1微米至30微米，例如为2微米、5微米、10微米或20微米等。

　　60.在本技术的一些实施例中，所述自对准隔离结构240的宽度为0.2微米至1微米，例如为0.5微米或0.8微米等。所述宽度可以是所述自对准隔离结构240顶面的宽度，或者所述自对准隔离结构240的平均宽度。

　　61.本技术实施例所述的自对准隔离结构的形成方法中，首先，所述自对准隔离结构240是使用第一隔离结构210作为对准工具来形成的，而不是单纯使用光刻工艺，因此对光刻工艺的要求可以降低，而所述自对准隔离结构240的位置精度能够提高；其次，所述阱区220也是使用第一隔离结构210作为对准工具来形成的，因此所述阱区220和所述自对准隔离结构240定义的像素区域之间的对准精度也提高了；此外，在形成第一隔离结构210的时候就可以采用opc(光学临近效应)做一些修正，进而降低了第二沟槽230交叉位置的图案优化的难度。

　　62.本技术的实施例还提供一种图像传感器，参考图13所示，包括：半导体衬底；若干第一隔离结构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如上述所述的自对准隔离结构的位置；如上述所述的自对准隔离结构，位于所述相邻的两个第一隔离结构之间的半导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。

　　63.参考图13所示，在本技术的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，p型衬底或n型衬底)。在本技术的一些实施例中，所述半导体衬底200可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。

　　64.在本技术的一些实施例中，根据需要，所述的半导体衬底200被划分设置为不同的像素区域，例如，红色像素区域、绿色像素区域、蓝色像素区域。所述自对准隔离结构240就是用于隔离相邻的像素区域。

　　65.在本技术的一些实施例中，所述第一隔离结构210的材料为半导体工艺中常见的

　　66.在本技术的一些实施例中，所述第一隔离结构210为浅沟槽隔离结构，所述第一隔离结构210的深度为90纳米至400纳米，例如为100纳米、150纳米、200纳米、250纳米、300纳米或350纳米等。

　　67.在本技术的一些实施例中，所述第一隔离结构210的宽度为0.1微米至0.2微米。所述宽度可以是所述第一隔离结构210顶面的宽度，或者所述第一隔离结构210的平均宽度。

　　68.需要说明的是，虽然图13中所示的第一隔离结构210为规则的矩形，但本领域技术人员应该理解，实际工艺中，由于刻蚀工艺的限制，所述第一隔离结构210可能不是规则图形，而是类倒梯形。同样的，后续工艺中形成的自对准隔离结构也是如此。

　　69.继续参考图13所示，在本技术的一些实施例中，所述图像传感器还包括阱区220，位于相邻的所述自对准隔离结构240之间的半导体衬底中。根据需要，所述阱区220可以是n型或p型。

　　70.在本技术的一些实施例中，所述阱区220可以包括按层次分布的不同掺杂浓度和深度的重掺杂区、轻掺杂区等。

　　71.继续参考图13所示，所述自对准隔离结构240的深度大于所述第一隔离结构210的深度。

　　72.在本技术的一些实施例中，所述自对准隔离结构240为深沟槽隔离结构，所述自对准隔离结构240与所述第一隔离结构210的深度比为(2-30)∶1。为了更好地隔离相邻的像素区域，所述自对准隔离结构240的深度需要足够深。

　　73.在本技术的一些实施例中，所述第一隔离结构210的深度为90纳米至400纳米，所述自对准隔离结构240的深度为1微米至30微米，例如为2微米、5微米、10微米或20微米等。

　　74.在本技术的一些实施例中，所述自对准隔离结构240的宽度为0.2微米至1微米，例如为0.5微米或0.8微米等。所述宽度可以是所述自对准隔离结构240顶面的宽度，或者所述自对准隔离结构240的平均宽度。

　　75.本技术实施例所述的自对准隔离结构中，一方面，所述自对准隔离结构240是使用第一隔离结构210作为对准工具来形成的，所述自对准隔离结构240的位置精度能够提高；另一方面，由于所述自对准隔离结构240的位置精度提高了，因此所述阱区220和所述自对准隔离结构240定义的像素区域之间的对准精度也提高了。

　　76.本技术所述的自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。

　　77.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本技术的示例性实施例的精神和范围内。

　　包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作

　　至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。

　　79.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件

　　，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

　　81.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。

　　82.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

　　工程电磁场与磁技术，无线.气动光学成像用于精确制导 2.人工智能方法用于数据处理、预测 3.故障诊断和健康管理