本申请提供一种自对准隔离结构的形成方法及图像传感器，所述图像传感器包括：半导体衬底；若干第一隔离结构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如上述所述的自对准隔离结构的位置；如上述所述的自对准隔离结构，位于所述相邻的两个第一隔离结构之间的半导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。本申请所述的自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。

　　(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114864608 A (43)申请公布日 2022.08.05 (21)申请号 2.5 (22)申请日 2021.01.20 (71)申请人 中芯国际集成电路制造（北京）有限 公司 地址 100176 北京市大兴区文昌大道18号 申请人 中芯国际集成电路制造（上海）有限 公司 (72)发明人 张斯日古楞 (74)专利代理机构 北京市一法律师事务所 11654 专利代理师 刘荣娟 (51)Int.Cl. H01L 27/146 (2006.01) 权利要求书2页 说明书7页 附图7页 (54)发明名称 一种自对准隔离结构的形成方法及图像传 感器 (57)摘要 本申请提供一种自对准隔离结构的形成方 法及图像传感器，所述图像传感器包括：半导体 衬底；若干第一隔离结构，位于所述半导体衬底 中，其中，相邻的两个第一隔离结构定义如上述 所述的自对准隔离结构的位置；如上述所述的自 对准隔离结构，位于所述相邻的两个第一隔离结 构之间的半导体衬底中，所述自对准隔离结构的 深度大于所述第一隔离结构的深度。本申请所述 的自对准隔离结构的形成方法及图像传感器，使 用所述第一隔离结构作为硬掩膜来刻蚀第二沟 槽形成自对准隔离结构，可以提高图像传感器的 A 相邻像素单元之间的深沟槽隔离结构的对准精 8 度。 0 6 4 6 8 4 1 1 N C CN 114864608 A 权利要求书 1/2页 1.一种自对准隔离结构的形成方法，用于隔离图像传感器的不同像素区域，其特征在 于，包括： 提供半导体衬底，在所述半导体衬底中形成若干第一隔离结构，其中，相邻的两个第一 隔离结构定义所述自对准隔离结构的位置； 刻蚀所述相邻的两个第一隔离结构之间的半导体衬底至特定深度，形成第二沟槽； 在所述第二沟槽中形成所述自对准隔离结构，所述自对准隔离结构的深度大于所述第 一隔离结构的深度。 2.如权利要求1所述自对准隔离结构的形成方法，其特征在于，所述第一隔离结构与半 导体衬底有源区中的浅沟槽隔离结构同步形成。 3.如权利要求2所述自对准隔离结构的形成方法，其特征在于，所述自对准隔离结构为 深沟槽隔离结构，所述自对准隔离结构与所述第一隔离结构的深度比为(2‑30)∶1。 4.如权利要求3所述自对准隔离结构的形成方法，其特征在于，所述第一隔离结构的深 度为90纳米至400纳米，所述自对准隔离结构的深度为1微米至30微米。 5.如权利要求1所述自对准隔离结构的形成方法，其特征在于，还包括：形成若干第一 隔离结构之后，形成第二沟槽之前，在所述半导体衬底中进行离子注入以形成阱区。 6.如权利要求1所述自对准隔离结构的形成方法，其特征在于，所述形成第二沟槽的方 法包括： 在所述半导体衬底表面形成第二光阻层，所述第二光阻层包括第一开口，所述第一开 口暴露所述相邻的两个第一隔离结构之间的半导体衬底以及部分所述相邻的两个第一隔 离结构； 沿所述第一开口刻蚀所述半导体衬底以及所述第一隔离结构以形成第二沟槽； 去除所述第二光阻层。 7.如权利要求6所述自对准隔离结构的形成方法，其特征在于，所述第一开口暴露的部 分所述第一隔离结构的面积占所述第一隔离结构的面积的三分之一至三分之二。 8.如权利要求1所述自对准隔离结构的形成方法，其特征在于，所述自对准隔离结构的 宽度为0.2微米至1微米。 9.一种图像传感器，其特征在于，包括： 半导体衬底； 若干第一隔离结构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如权 利要求1至8任一项所述的自对准隔离结构的位置； 如权利要求1至8任一项所述的自对准隔离结构，位于所述相邻的两个第一隔离结构之 间的半导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。 10.如权利要求9所述的图像传感器，其特征在于，所述第一隔离结构为浅沟槽隔离结 构，所述自对准隔离结构为深沟槽隔离结构，所述自对准隔离结构与所述第一隔离结构的 深度比为(2‑30)∶1。 11.如权利要求10所述的图像传感器，其特征在于，所述第一隔离结构的深度为90纳米 至400纳米，所述自对准隔离结构的深度为1微米至30微米。 12.如权利要求9所述的图像传感器，其特征在于，还包括阱区，位于相邻的所述自对准 隔离结构之间的半导体衬底中。 2 2 CN 114864608 A 权利要求书 2/2页 13.如权利要求9所述的图像传感器，其特征在于，所述自对准隔离结构的宽度为0.2微 米至1微米。 3 3 CN 114864608 A 说明书 1/7页 一种自对准隔离结构的形成方法及图像传感器 技术领域 [0001] 本申请涉及图像传感器技术领域，尤其涉及一种自对准隔离结构的形成方法及图 像传感器。 背景技术 [0002] 在图像传感器领域，相邻像素单元之间的电学和光学隔离需要通过深沟槽隔离工 艺来实现。该工艺又分为前置深沟槽工艺(F‑DTI)和后置深沟槽工艺(B‑DTI)。 [0003] 由于具有可以通过高温工艺改善刻蚀侧壁等优势，前置深沟槽工艺逐渐成为高性 能图像传感器的首选方案。 [0004] DTI刻蚀往往需要一定厚度的硬掩膜层，尤其当DTI刻蚀深度超过8um时，硬掩膜层 的厚度决定了DTI光刻只能采用1um以上的厚光刻胶。这对于DTI图案的解析度以及套刻精 确度都是一个挑战。 [0005] 因此，有必要提供更可靠、更有效的技术方案，来提高前置深沟槽工艺的解析度以 及对准精度。 发明内容 [0006] 本申请提供一种自对准隔离结构的形成方法及图像传感器，可以提高图像传感器 的相邻像素单元之间的深沟槽隔离结构的对准精度。 [0007] 本申请的一个方面提供一种自对准隔离结构的形成方法，用于隔离图像传感器的 不同像素区域，包括：提供半导体衬底，在所述半导体衬底中形成若干第一隔离结构，其中， 相邻的两个第一隔离结构定义所述自对准隔离结构的位置；刻蚀所述相邻的两个第一隔离 结构之间的半导体衬底至特定深度，形成第二沟槽；在所述第二沟槽中形成所述自对准隔 离结构，所述自对准隔离结构的深度大于所述第一隔离结构的深度。 [0008] 在本申请的一些实施例中，所述第一隔离结构与半导体衬底有源区中的浅沟槽隔 离结构同步形成。 [0009] 在本申请的一些实施例中，所述自对准隔离结构为深沟槽隔离结构，所述自对准 隔离结构与所述第一隔离结构的深度比为(2‑30)∶1。 [0010] 在本申请的一些实施例中，所述第一隔离结构的深度为90纳米至400纳米，所述自 对准隔离结构的深度为1微米至30微米。 [0011] 在本申请的一些实施例中，所述自对准隔离结构的形成方法还包括：形成若干第 一隔离结构之后，形成第二沟槽之前，在所述半导体衬底中进行离子注入以形成阱区。 [0012] 在本申请的一些实施例中，所述形成第二沟槽的方法包括：在所述半导体衬底表 面形成第二光阻层，所述第二光阻层包括第一开口，所述第一开口暴露所述相邻的两个第 一隔离结构之间的半导体衬底以及部分所述相邻的两个第一隔离结构；沿所述第一开口刻 蚀所述半导体衬底以及所述第一隔离结构以形成第二沟槽；去除所述第二光阻层。 [0013] 在本申请的一些实施例中，所述第一开口暴露的部分所述第一隔离结构的面积占 4 4 CN 114864608 A 说明书 2/7页 所述第一隔离结构的面积的三分之一至三分之二。 [0014] 在本申请的一些实施例中，所述自对准隔离结构的宽度为0.2微米至1微米。 [0015] 本申请的另一个方面提供一种图像传感器，包括：半导体衬底；若干第一隔离结 构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如上述所述的自对准隔离 结构的位置；如上述所述的自对准隔离结构，位于所述相邻的两个第一隔离结构之间的半 导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。 [0016] 在本申请的一些实施例中，所述第一隔离结构为浅沟槽隔离结构，所述自对准隔 离结构为深沟槽隔离结构，所述自对准隔离结构与所述第一隔离结构的深度比为(2‑30)∶ 1。 [0017] 在本申请的一些实施例中，所述第一隔离结构的深度为90纳米至400纳米，所述自 对准隔离结构的深度为1微米至30微米。 [0018] 在本申请的一些实施例中，所述图像传感器还包括阱区，位于相邻的所述自对准 隔离结构之间的半导体衬底中。 [0019] 在本申请的一些实施例中，所述自对准隔离结构的宽度为0.2微米至1微米。 [0020] 本申请所述的自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构 作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之 间的深沟槽隔离结构的对准精度。 附图说明 [0021] 以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图 的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、 示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的 实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中： [0022] 图1至图5为一种图像传感器的形成方法中各步骤的结构示意图； [0023] 图6至图13为本申请实施例所述的自对准隔离结构的形成方法中各步骤的结构示 意图。 具体实施方式 [0024] 以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制 造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改 是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理 应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽 范围。 [0025] 下面结合实施例和附图对本发明技术方案进行详细说明。 [0026] 图1至图5为一种图像传感器的形成方法中各步骤的结构示意图。 [0027] 参考图1，提供半导体衬底100。 [0028] 参考图2，在所述半导体衬底100表面形成图案化的硬掩膜层110，所述图案化的硬 掩膜层110定义深沟槽隔离结构的位置。形成所述图案化的硬掩膜层110的方法例如为：在 所述半导体衬底100表面形成硬掩膜层；在所述硬掩膜层表面形成图案化的光阻层；与所述 5 5 CN 114864608 A 说明书 3/7页 图案化的光阻层为掩膜刻蚀所述硬掩膜层形成所述图案化的硬掩膜层110。 [0029] 参考图3，以所述图案化的硬掩膜层110为掩膜刻蚀所述半导体衬底100形成深沟 槽120。参考图4，图4为所述半导体衬底100的平面图，所述深沟槽120在所述半导体衬底100 中呈阵列式分布。 [0030] 参考图5，去除所述图案化的硬掩膜层110，在所述深沟槽120中填充隔离材料形成 深沟槽隔离结构130。 [0031] 参考图4，出于简洁的目的，图4中示出的深沟槽120为规则的矩形图形，然而在实 际工艺中，由于DTI刻蚀工艺属于分布式刻蚀，所以刻蚀深度会随图案尺寸的增大而增大， 因此图4中的深沟槽120交叉的位置的刻蚀深度会明显增大，影响图像传感器的性能。目前 只能采用OPC(光学临近效应)来做一些修正，但厚光阻层的OPC修正极具挑战性。由于深沟 槽120的深度较深，因此需要的图案化的硬掩膜层的厚度较厚，进而刻蚀硬掩膜层的光阻层 的厚度也较厚，这对OPC修正的要求很高。此外，形成图案化的硬掩膜层时，对套刻精度 (Overlay)的要求也十分高，只能不断地对光刻机台提出更高的要求。 [0032] 针对上述问题，本申请提供一种自对准隔离结构的形成方法及图像传感器，使用 所述第一隔离结构作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器 的相邻像素单元之间的深沟槽隔离结构的对准精度。 [0033] 本申请的实施例提供一种自对准隔离结构的形成方法，用于隔离图像传感器的不 同像素区域，包括：提供半导体衬底，在所述半导体衬底中形成若干第一隔离结构，其中，相 邻的两个第一隔离结构定义所述自对准隔离结构的位置；刻蚀所述相邻的两个第一隔离结 构之间的半导体衬底至特定深度，形成第二沟槽；在所述第二沟槽中形成所述自对准隔离 结构，所述自对准隔离结构的深度大于所述第一隔离结构的深度。 [0034] 图6至图13为本申请实施例所述的自对准隔离结构的形成方法中各步骤的结构示 意图。下面结合附图对本申请实施例所述的自对准隔离结构的形成方法及图像传感器进行 详细说明。 [0035] 参考图6所示，提供半导体衬底200，在所述半导体衬底200中形成若干第一隔离结 构210，其中，相邻的两个第一隔离结构210定义所述自对准隔离结构的位置。 [0036] 在本申请的一些实施例中，所述第一隔离结构210与半导体衬底200有源区中的浅 沟槽隔离结构同步形成。形成所述第一隔离结构210的步骤可以和常规的浅沟槽隔离结构 的形成步骤同步，本申请实施例所述的自对准隔离结构的形成方法可以和常规的图像传感 器深沟槽隔离工艺兼容，不会引进新的步骤，不会使工艺变得复杂。 [0037] 在本申请的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如 硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体， 例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底 200可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底200 可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。 [0038] 在本申请的一些实施例中，根据需要，所述的半导体衬底200被划分设置为不同的 像素区域，例如，红色像素区域、绿色像素区域、蓝色像素区域。所述自对准隔离结构就是用 于隔离相邻的像素区域。 [0039] 在本申请的一些实施例中，形成所述第一隔离结构210的方法可以包括：在所述半 6 6 CN 114864608 A 说明书 4/7页 导体衬底表面形成图案化的光刻胶，所述图案化的光刻胶定义所述第一隔离结构210的位 置；以所述图案化的光刻胶为掩膜刻蚀所述半导体形成浅沟槽；在所述浅沟槽中形成所述 第一隔离结构210。 [0040] 在本申请的一些实施例中，形成所述第一隔离结构210时，可以采用OPC(光学临近 效应)来对所述图案化的光刻胶做一些修正，因为所述图案化的光刻胶厚度较低，OPC修正 难度也会较低。修正后使相邻所述第一隔离结构210之间的半导体衬底的交叉位置图形更 好，即可以使后续在相邻所述第一隔离结构210之间的半导体衬底中形成的第二沟槽的图 形更好，解决第二沟槽交叉的位置的刻蚀深度会明显增大的问题。 [0041] 在本申请的一些实施例中，所述第一隔离结构210的材料为半导体工艺中常见的 绝缘材料，例如氧化硅，氮化硅或氮氧化硅或它们的组合等。 [0042] 在本申请的一些实施例中，所述第一隔离结构210的深度为90纳米至400纳米，例 如为100纳米、150纳米、200纳米、250纳米、300纳米或350纳米等。 [0043] 在本申请的一些实施例中，所述第一隔离结构210的宽度为0.1微米至0.2微米。所 述宽度可以是所述第一隔离结构210顶面的宽度，或者所述第一隔离结构210的平均宽度。 [0044] 需要说明的是，虽然图6中所示的第一隔离结构210为规则的矩形，但本领域技术 人员应该理解，实际工艺中，由于刻蚀工艺的限制，所述第一隔离结构210可能不是规则图 形，而是类倒梯形。同样的，后续工艺中形成的自对准隔离结构也是如此。 [0045] 参考图7至图9，在本申请的一些实施例中，所述自对准隔离结构的形成方法还包 括：形成若干第一隔离结构210之后，形成第二沟槽之前，在所述半导体衬底中进行离子注 入以形成阱区220。 [0046] 参考图7所示，在所述半导体衬底200表面形成第一光阻层221，所述第一光阻层 221包括第二开口222，所述第二开口222暴露用于形成阱区的半导体衬底以及阱区两侧的 两个第一隔离结构210。 [0047] 参考图8所示，沿所述第二开口222对所述暴露的半导体衬底进行离子注入工艺形 成阱区220。根据需要，所述阱区220可以是N型或P型。 [0048] 在本申请的一些实施例中，可以对所述暴露出的半导体衬底进行多次不同浓度和 不同深度的离子注入，形成按层次分布的重掺杂区、轻掺杂区等。 [0049] 参考图9所示，去除所述第二光阻层221。 [0050] 参考图10至图13，刻蚀所述相邻的两个第一隔离结构210之间的半导体衬底200至 特定深度，形成第二沟槽230。所述特定深度可以根据实际需要的自对准隔离结构的深度来 设置。 [0051] 参考图10所示，在所述半导体衬底200表面形成第二光阻层231，所述第二光阻层 231包括第一开口232，所述第一开口232暴露所述相邻的两个第一隔离结构210之间的半导 体衬底200以及部分所述相邻的两个第一隔离结构210。由于所述第一隔离结构210也可以 起到阻挡刻蚀的作用，因此对第二光阻层231的精确度要求不需要太高，即所述第一开口 232不用恰好暴露用于形成第二沟槽的半导体衬底，而是还可以部分暴露第一隔离结构 210，进而形成的第二沟槽的位置精准度也能更高。 [0052] 在本申请的一些实施例中，所述第一开口232暴露的部分所述第一隔离结构210的 面积占所述第一隔离结构210的面积的三分之一至三分之二，例如为二分之一。为了提高刻 7 7 CN 114864608 A 说明书 5/7页 蚀精度，所述第一开口232的边界可以尽量位于第一隔离结构210的中心左右。 [0053] 参考图11所示，沿所述第一开口232刻蚀所述半导体衬底以及所述第一隔离结构 以形成第二沟槽230。所述刻蚀包括湿法刻蚀或干法刻蚀等。 [0054] 参考图12所示，去除所述第二光阻层231。 [0055] 参考图13所示，在所述第二沟槽230中形成所述自对准隔离结构240，所述自对准 隔离结构240的深度大于所述第一隔离结构210的深度。 [0056] 在本申请的一些实施例中，形成所述自对准隔离结构240的方法可以包括化学气 相沉积工艺或物理气相沉积工艺和化学机械研磨工艺等。 [0057] 在本申请的一些实施例中，所述自对准隔离结构240的材料为半导体工艺中常见 的绝缘材料，例如氧化硅，氮化硅或氮氧化硅或它们的组合等。 [0058] 在本申请的一些实施例中，所述自对准隔离结构240为深沟槽隔离结构，所述自对 准隔离结构240与所述第一隔离结构210的深度比为(2‑30)∶1。为了更好地隔离相邻的像素 区域，所述自对准隔离结构240的深度需要足够深。 [0059] 在本申请的一些实施例中，所述第一隔离结构210的深度为90纳米至400纳米，所 述自对准隔离结构240的深度为1微米至30微米，例如为2微米、5微米、10微米或20微米等。 [0060] 在本申请的一些实施例中，所述自对准隔离结构240的宽度为0.2微米至1微米，例 如为0.5微米或0.8微米等。所述宽度可以是所述自对准隔离结构240顶面的宽度，或者所述 自对准隔离结构240的平均宽度。 [0061] 本申请实施例所述的自对准隔离结构的形成方法中，首先，所述自对准隔离结构 240是使用第一隔离结构210作为对准工具来形成的，而不是单纯使用光刻工艺，因此对光 刻工艺的要求可以降低，而所述自对准隔离结构240的位置精度能够提高；其次，所述阱区 220也是使用第一隔离结构210作为对准工具来形成的，因此所述阱区220和所述自对准隔 离结构240定义的像素区域之间的对准精度也提高了；此外，在形成第一隔离结构210的时 候就可以采用OPC(光学临近效应)做一些修正，进而降低了第二沟槽230交叉位置的图案优 化的难度。 [0062] 本申请的实施例还提供一种图像传感器，参考图13所示，包括：半导体衬底；若干 第一隔离结构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如上述所述的 自对准隔离结构的位置；如上述所述的自对准隔离结构，位于所述相邻的两个第一隔离结 构之间的半导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。 [0063] 参考图13所示，在本申请的一些实施例中，所述半导体衬底200的材料包括(i)元 素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等； (iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此 外，所述半导体衬底200可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中， 所述半导体衬底200可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或 砷)。 [0064] 在本申请的一些实施例中，根据需要，所述的半导体衬底200被划分设置为不同的 像素区域，例如，红色像素区域、绿色像素区域、蓝色像素区域。所述自对准隔离结构240就 是用于隔离相邻的像素区域。 [0065] 在本申请的一些实施例中，所述第一隔离结构210的材料为半导体工艺中常见的 8 8 CN 114864608 A 说明书 6/7页 绝缘材料，例如氧化硅，氮化硅或氮氧化硅或它们的组合等。 [0066] 在本申请的一些实施例中，所述第一隔离结构210为浅沟槽隔离结构，所述第一隔 离结构210的深度为90纳米至400纳米，例如为100纳米、150纳米、200纳米、250纳米、300纳 米或350纳米等。 [0067] 在本申请的一些实施例中，所述第一隔离结构210的宽度为0.1微米至0.2微米。所 述宽度可以是所述第一隔离结构210顶面的宽度，或者所述第一隔离结构210的平均宽度。 [0068] 需要说明的是，虽然图13中所示的第一隔离结构210为规则的矩形，但本领域技术 人员应该理解，实际工艺中，由于刻蚀工艺的限制，所述第一隔离结构210可能不是规则图 形，而是类倒梯形。同样的，后续工艺中形成的自对准隔离结构也是如此。 [0069] 继续参考图13所示，在本申请的一些实施例中，所述图像传感器还包括阱区220， 位于相邻的所述自对准隔离结构240之间的半导体衬底中。根据需要，所述阱区220可以是N 型或P型。 [0070] 在本申请的一些实施例中，所述阱区220可以包括按层次分布的不同掺杂浓度和 深度的重掺杂区、轻掺杂区等。 [0071] 继续参考图13所示，所述自对准隔离结构240的深度大于所述第一隔离结构210的 深度。 [0072] 在本申请的一些实施例中，所述自对准隔离结构240为深沟槽隔离结构，所述自对 准隔离结构240与所述第一隔离结构210的深度比为(2‑30)∶1。为了更好地隔离相邻的像素 区域，所述自对准隔离结构240的深度需要足够深。 [0073] 在本申请的一些实施例中，所述第一隔离结构210的深度为90纳米至400纳米，所 述自对准隔离结构240的深度为1微米至30微米，例如为2微米、5微米、10微米或20微米等。 [0074] 在本申请的一些实施例中，所述自对准隔离结构240的宽度为0.2微米至1微米，例 如为0.5微米或0.8微米等。所述宽度可以是所述自对准隔离结构240顶面的宽度，或者所述 自对准隔离结构240的平均宽度。 [0075] 本申请实施例所述的自对准隔离结构中，一方面，所述自对准隔离结构240是使用 第一隔离结构210作为对准工具来形成的，所述自对准隔离结构240的位置精度能够提高； 另一方面，由于所述自对准隔离结构240的位置精度提高了，因此所述阱区220和所述自对 准隔离结构240定义的像素区域之间的对准精度也提高了。 [0076] 本申请所述的自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构 作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之 间的深沟槽隔离结构的对准精度。 [0077] 综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以 仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可 以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在 本申请的示例性实施例的精神和范围内。 [0078] 应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个 的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以 直接地连接或耦接至另一个元件，或者也可以存在中间元件。 [0079] 类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″ 9 9 CN 114864608 A 说明书 7/7页 时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示 没有中间元件。 [0080] 还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用 时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个 或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。 [0081] 还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些 元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在 没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为 第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。 [0082] 此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来 描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预 见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由 例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯 曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的 实际形状也不是为了限制示例性实施例的范围。 10 10 CN 114864608 A 说明书附图 1/7页 图1 图2 11 11 CN 114864608 A 说明书附图 2/7页 图3 12 12 CN 114864608 A 说明书附图 3/7页 图4 图5 13 13 CN 114864608 A 说明书附图 4/7页 图6 图7 14 14 CN 114864608 A 说明书附图 5/7页 图8 图9 15 15 CN 114864608 A 说明书附图 6/7页 图10 图11 16 16 CN 114864608 A 说明书附图 7/7页 图12 图13 17 17

　　2、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问加。

　　3、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。

　　4、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

　　提供农业、铸造、给排水、测量、发电等专利信息的免费检索和下载；后续我们还将提供提供专利申请、专利复审、专利交易、专利年费缴纳、专利权恢复等更多专利服务。并持续更新最新专利内容，完善相关专利服务，助您在专利查询、专利应用、专利学习查找、专利申请等方面用得开心、用得满意！

　　初中英语 人教版（2024）练习题 2024-2025学年湖北省武汉市经开区七年级（上）期中英语试卷.pdf

　　原创力文档创建于2008年，本站为文档C2C交易模式，即用户上传的文档直接分享给其他用户（可下载、阅读），本站只是中间服务平台，本站所有文档下载所得的收益归上传人所有。原创力文档是网络服务平台方，若您的权利被侵害，请发链接和相关诉求至 电线) ，上传者